在半導(dǎo)體集成電路行業(yè)經(jīng)常聽過的一個詞叫做閂鎖效應(yīng)，很多新手小白卻并不明白其中的意思，那么集成電路閂鎖效應(yīng)的原理是什么?今天這篇文章將帶大家一起來了解一下!

一、什么是閂鎖效應(yīng)

        閂鎖效應(yīng)(Latch-up)是CMOS集成電路中一個重要的問題，這種問題會導(dǎo)致芯片功能的混亂或者電路直接無法工作甚至燒毀芯片。

二、閂鎖效應(yīng)的原理

        閂鎖效應(yīng)是由NMOS的有源區(qū)、P襯底、N阱、PMOS的有源區(qū)構(gòu)成的 n-p-n-p結(jié)構(gòu)產(chǎn)生的，當(dāng)其中一個三極管正偏時，就會構(gòu)成正反饋形成閂鎖。避免閂鎖的方法就是要減小襯底和N阱的寄生電阻，使寄生的三極管不會處于正偏狀態(tài)。靜電是一種看不見的破壞力，會對電子元器件產(chǎn)生影響。ESD 和相關(guān)的電壓瞬變都會引起閂鎖效應(yīng)，是半導(dǎo)體器件失效的主要原因之一。如果有一個強(qiáng)電場施加在器件結(jié)構(gòu)中的氧化物薄膜上，則該氧化物薄膜就會因介質(zhì)擊穿而損壞。很細(xì)的金屬化跡線會由于大電流而損壞，并會由于浪涌電流造成的過熱而形成開路。這就是所謂的“閂鎖效應(yīng)”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS(電過載)和器件損壞。

拓展閱讀：閂鎖效應(yīng)防御措施

        1、在輸入端和輸出端加鉗位電路，使輸入和輸出不超過規(guī)定電壓。

        2、芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。

        3、在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進(jìn)去。

        4、當(dāng)系統(tǒng)由幾個電源分別供電時，開關(guān)要按下列順序：開啟時，先開啟CMOS電路的電源，再開啟輸入信號和負(fù)載的電源;關(guān)閉時，先關(guān)閉輸入信號和負(fù)載的電源，再關(guān)閉CMOS電路的電源。

        以上就是關(guān)于集成電路閂鎖效應(yīng)的原理是什么的全部內(nèi)容分享，小編還拓展了閂鎖效應(yīng)的防御措施，看完之后想必大家心中更加清楚明了。宇凡微14年專注于單片機(jī)應(yīng)用方案的開發(fā)， MCU應(yīng)用功能定制開發(fā)，致力于為廣大廠家提供更多新穎的電子產(chǎn)品方案!